跨域智慧晶片設計人才培育計畫

競賽說明

競賽目的

本競賽辦理目的為鼓勵大專校院「積體電路設計」領域之學生，在學習過程中增進學生學習興趣進而培養實際設計能力，藉以提升我國積體電路設計水準，並落實教育部在「超大型積體電路與系統設計」教育改進計畫中多年來推動之成果。 

命題方式

初賽及決賽皆由承辦單位所組成之命題委員會進行命題作業，並於比賽當天公佈題目，歷屆考題可於網頁上下載。

組別介紹

‌A.研究所全客戶設計組 Graduate-Level Full-Custom Design Category

B.研究所標準元件數位電路設計組 Graduate-Level Cell-Based Digital Circuit Design Category

C.類比電路設計組 Analog Circuit Design Category

D.大學全客戶設計組 Undergraduate-Level Full-Custom Design Category

E. 大學標準元件數位電路設計組 Undergraduate-Level Cell-Based Digital Circuit Design Category 

F. 研究所標準元件數位電路設計組(ADFP) Graduate-Level Cell-Based Digital Circuit Design Category(ADFP)

評審方式

1. 初賽：將依報名該組之隊伍數及初賽整體表現，由評審委員與承辦單位共同決定最後入選決賽之隊伍數量(N)。若符合設計規格之隊伍數小於N隊，則全數錄取，不足額部份再依設計規格完成度遞增錄取。(不論參賽者是否完成電路設計，敬請務必於競賽時間截止前繳交上傳。)若符合規格之隊伍數大於N隊，則將依各隊繳交時間順序，先行繳交者優先錄取。
2. 決賽：分組分類個別評選優勝隊伍。主辦單位將對參賽設計進行相關驗證，是否通過驗證將以主辦單位之執行結果為準，而執行結果取得之數據將做為評分依據。
3. 進入決賽錄取方式：以完成設計規格為要件，將依傳送時間之先後順序擇優錄取至額滿為止。若錄取不足額，則依設計完整度，擇優錄取未完成隊伍遞補。因此未完成設計者，亦可傳送檔案。（其他規定請參閱題目說明）
4. 決賽評分標準：各組之設計結果將分開評比，評分項目含效能、面積、功率、完成度等，評比的標準實際項目將詳列於試題中。

  獎勵方式  

本競賽預定頒發特優、優等、佳作、設計完成獎等若干獎項，如設計完成但未達得獎標準之作品，經評審委員會議審查同意得頒發設計完成證明，以上獎項得獎之隊數得視實際比賽成績狀況調整，但以不超過獎金總額為限，必要時得從缺，並得將名額移至他組。

※最終獎勵方式以教育部核定為主※

※ 請特別注意發給之獎金應依規定須扣繳10%之稅款。※ 

※ 進入決賽者，由主辦單位發給學生每人決賽入選中文證明一紙。此證明須由參賽學生本人至決賽會場報到後領取，不得由他人(包含同隊隊友)代領，未領取者視同放棄，競賽小組亦不再補發。※ 

贊助單位

指導單位

主辦單位

協辦單位