研究所標準元件數位電路設計組
Graduate-Level Cell-Based Digital Circuit Design Category
由主辦單位提供指定題目、設計規格及相對應之測試向量，參賽者在限定時間內利用標準元件數位電路設計方式完成符合規格之晶片設計。初賽時僅需完成邏輯閘層次設計（Gate Level Design），決賽時則需完成實體階層設計（Physical Design）。
標準元件數位電路設計分為大學組及研究所組。
歷屆試題
Previous Exam